Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Solving Large Knowledge Base Partitioning Problems Using an Intelligent Genetic Algorithm, , und . Proceedings of the Genetic and Evolutionary Computation Conference, 2, Seite 1567--1572. Orlando, Florida, USA, Morgan Kaufmann, (13-17 July 1999)Mixed non-rectangular block packing for non-Manhattan layout architectures., , und . ISQED, Seite 257-262. IEEE, (2011)On Achieving Low-Power SoC Clock Tree Synthesis by Transition Time Planning via Buffer Library Study., und . SoCC, Seite 203-206. IEEE, (2006)Performance Constraints Aware Voltage Islands Generation in SoC Floorplan Design., , , und . SoCC, Seite 211-214. IEEE, (2006)Cost-effective decap selection for beyond die power integrity., , , und . DATE, Seite 1-4. European Design and Automation Association, (2014)A learning-based methodology for routability prediction in placement., , , und . VLSI-DAT, Seite 1-4. IEEE, (2018)Image Enlargement by Applying Coordinate Rotation and Kernel Stretching to Interpolation Kernels., , und . EURASIP J. Adv. Signal Process., (2010)Board- and Chip-Aware Package Wire Planning., , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (8): 1377-1387 (2013)Blockage and voltage island-aware dual-vdd buffered tree construction under fixed buffer locations., und . ISPD, Seite 23-30. ACM, (2008)On the way to practical tools for beyond die codesign and integration.. ISPD, Seite 61. ACM, (2013)