( en | de | ru )

 

Disambiguierung von "Jose, Anup P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Asynchronous Datapath with Software-Controlled On-Chip Adaptive Voltage Scaling for Multirate Signal Processing Application.

, , , , und . ASYNC, Seite 216-226. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vilma Anupöld

Anup Das

Anup Pradhan

Anup Bhattacharya

Anup Ramachandran

 

Weitere Publikationen von Autoren mit dem selben Namen

A 1.5pJ/bit, 5-to-10Gbps Forwarded-Clock I/O with Per-Lane Clock De-Skew in a Low Power 28nm CMOS Process., , , , , , , , und . CICC, Seite 1-4. IEEE, (2019)A Low-Power 0.5-6.6 Gb/s Wireline Transceiver Embedded in Low-Cost 28 nm FPGAs., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 48 (11): 2582-2594 (2013)Asynchronous Datapath with Software-Controlled On-Chip Adaptive Voltage Scaling for Multirate Signal Processing Application., , , , und . ASYNC, Seite 216-226. IEEE Computer Society, (2003)Wideband flexible-reach techniques for a 0.5-16.3Gb/s fully-adaptive transceiver in 20nm CMOS., , , , , , , , , und 3 andere Autor(en). CICC, Seite 1-4. IEEE, (2014)Distributed Loss Compensation for Low-latency On-chip Interconnects., und . ISSCC, Seite 1558-1567. IEEE, (2006)A 5.2 Gb/s 3 mm Air-Gap 4.7 pJ/bit Capacitively-Coupled Transceiver for Giant Video Walls Enabled by a Dual-Edge Tracking Clock and Data Recovery Loop., , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)On-Chip Spectrum Analyzer for Analog Built-In Self Test., , und . VTS, Seite 131-136. IEEE Computer Society, (2005)3.3 A 0.5-to-32.75Gb/s flexible-reach wireline transceiver in 20nm CMOS., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)An on-chip jitter measurement circuit with sub-picosecond resolution., , und . ESSCIRC, Seite 157-160. IEEE, (2005)