( en | de | ru )

 

Disambiguierung von "Rajopadhye, Sanjay V."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Parameterized tiled loops for free.

, , , und . PLDI, Seite 405-414. ACM, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sanjay Kashikar

Sanjay Shahi

Sanjay Kumar

Sanjay Jadhav

Sanjay Menon

 

Weitere Publikationen von Autoren mit dem selben Namen

Parallel Assignment, Reduction and Communication for Data Parallel Programming., und . PPSC, Seite 850-853. SIAM, (1993)Linear Programming Models for Scheduling Systems of Affine Recurrence Equations - A Comparative Study., , , und . SPAA, Seite 250-258. ACM, (1998)Systolic Array Synthesis by Static Analysis of Program Dependencies., und . PARLE (1), Volume 258 von Lecture Notes in Computer Science, Seite 295-310. Springer, (1987)Loop Tiling for Reconfigurable Accelerators., und . FPL, Volume 2147 von Lecture Notes in Computer Science, Seite 398-408. Springer, (2001)Optimal Orthogonal Tiling of 2-D Iterations., und . J. Parallel Distributed Comput., 45 (2): 159-165 (1997)Improving Reliability of Islanded Distribution Systems With Distributed Renewable Energy Resources., , , und . IEEE Trans. Smart Grid, 3 (4): 2028-2038 (2012)Simplifying reductions., und . POPL, Seite 30-41. ACM, (2006)A domain specific interconnect for reconfigurable computing., , und . LCTES, Seite 79-88. ACM, (2008)Automatic Algorithm-Based Fault Tolerance (AABFT) of Stencil Computations., , und . PACT, Seite 187-198. IEEE, (2023)Combined instruction and loop parallelism in array synthesis for FPGAs., , und . ISSS, Seite 165-170. ACM / IEEE Computer Society, (2001)