( en | de | ru )

 

Disambiguierung von "Burg, Andreas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-complexity frequency synchronization for GSM systems: Algorithms and implementation.

, , , , und . ICUMT, Seite 168-173. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas Burg

Andreas Marzell Burg

Josef Burg

Richard Burg

Arnold Burg

 

Weitere Publikationen von Autoren mit dem selben Namen

Adding Indoor Capacity Without Fiber Backhaul: A mmWave Bridge Prototype., , und . CoRR, (2021)Configurable high-throughput decoder architecture for quasi-cyclic LDPC codes., , , und . ACSCC, Seite 1137-1142. IEEE, (2008)LoRa Digital Receiver Analysis and Implementation., , , und . CoRR, (2018)Silicon implementation of an MMSE-based soft demapper for MIMO-BICM., , , , , und . ISCAS, IEEE, (2006)A 2 Gb/s balanced AES crypto-chip implementation., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 39-44. ACM, (2004)Exploiting dynamic timing margins in microprocessors for frequency-over-scaling with instruction-based clock adjustment., , , , und . DATE, Seite 381-386. ACM, (2015)Mitigating the impact of faults in unreliable memories for error-resilient applications., , , und . DAC, Seite 102:1-102:6. ACM, (2015)Automated Integration of Dual-Edge Clocking for Low-Power Operation in Nanometer Nodes., , , und . ACM Trans. Design Autom. Electr. Syst., 22 (4): 62:1-62:20 (2017)Design considerations on sliding-block viterbi detectors for high-speed data transmission., , , , und . ICSPCS, Seite 1-6. IEEE, (2016)Spreading Factor assisted LoRa Localization with Deep Reinforcement Learning., , , und . VTC2023-Spring, Seite 1-5. IEEE, (2023)