( en | de | ru )

 

Disambiguierung von "Harbaum, Tanja"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Automated Search for Deep Neural Network Inference Partitioning on Embedded FPGA.

, , , , , , und . PKDD/ECML Workshops (1), Volume 1752 von Communications in Computer and Information Science, Seite 557-568. Springer, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thomas Harbaum

Britta Harbaum

Lars Harbaum

Keck Tanja

Till Harbaum

 

Weitere Publikationen von Autoren mit dem selben Namen

The ZuSE-KI-Mobil AI Accelerator SoC: Overview and a Functional Safety Perspective., , , , , , , , , und 8 andere Autor(en). DATE, Seite 1-6. IEEE, (2023)Leveraging Mixed-Precision CNN Inference for Increased Robustness and Energy Efficiency., , , , , , und . SOCC, Seite 1-6. IEEE, (2023)EFFECT: An End-to-End Framework for Evaluating Strategies for Parallel AI Anomaly Detection., , , , , , und . INNS DLIA@IJCNN, Volume 222 von Procedia Computer Science, Seite 499-508. Elsevier, (2023)ICE TEA: Insertion of Custom Early Exits for Time-, Energy- & Anomaly-Aware Neural Networks., , , , und . ISVLSI, Seite 656-660. IEEE, (2024)An Analytical Model of Configurable Systolic Arrays to find the Best-Fitting Accelerator for a given DNN Workload., , , , , und . DroneSE/RAPIDO@HiPEAC, Seite 73-78. ACM, (2023)Approximate Accelerators: A Case Study using Runtime Reconfigurable Processors., , und . SOCC, Seite 1-6. IEEE, (2023)Low-latency inter-domain communication on the Xen hypervisor., , und . MCSoC, Seite 340-346. IEEE, (2023)Mitigating Masking in Automotive Communication Systems: Modeling and Hardware Generation., , , und . DSD, Seite 561-568. IEEE, (2023)KIHT: Kaligo-Based Intelligent Handwriting Teacher., , , , , , , , , und 1 andere Autor(en). DATE, Seite 1-6. IEEE, (2024)A Hardware Perspective on the ChaCha Ciphers: Scalable Chacha8/12/20 Implementations Ranging from 476 Slices to Bitrates of 175 Gbit/s., , , , und . SoCC, Seite 294-299. IEEE, (2019)