( en | de | ru )

 

Disambiguierung von "Macii, Enrico"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Frequency domain characterization of batteries for the design of energy storage subsystems.

, , und . VLSI-SoC, Seite 1-6. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Enrico Körner

Enrico Meier

Enrico Schramm

Enrico Taliani

Enrico Streit

 

Weitere Publikationen von Autoren mit dem selben Namen

Power optimization of technology-dependent circuits based on symbolic computation of logic implications., , und . ACM Trans. Design Autom. Electr. Syst., 5 (3): 267-293 (2000)Symbolic synthesis of clock-gating logic for power optimization of synchronous controllers., , , , und . ACM Trans. Design Autom. Electr. Syst., 4 (4): 351-375 (1999)Power-aware clock tree planning., , und . ISPD, Seite 138-147. ACM, (2004)A novel architecture for power maskable arithmetic units., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 136-140. ACM, (2003)District Information Modeling and Energy Management., , , , , und . IT Prof., 17 (6): 28-34 (2015)Mapping Spiking Neural Networks on Multi-core Neuromorphic Platforms: Problem Formulation and Performance Analysis., , , und . VLSI-SoC (Selected Papers), Volume 561 von IFIP Advances in Information and Communication Technology, Seite 167-186. Springer, (2018)A scalable middleware-based infrastructure for energy management and visualization in city districts., , , , , , , , , und . EAI Endorsed Trans. Cloud Syst., 3 (9): e1 (2017)A Convolutional Neural Network Fully Implemented on FPGA for Embedded Platforms., , , , und . NGCAS, Seite 49-52. IEEE, (2017)Power modeling and characterization of Graphene-based logic gates., , , und . PATMOS, Seite 223-226. IEEE, (2013)A fully standard-cell delay measurement circuit for timing variability detection., , , und . PATMOS, Seite 239-242. IEEE, (2013)