Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A calculation method to estimate single event upset cross section., , , , , und . Microelectron. Reliab., (2017)Effect-cause intra-cell diagnosis at transistor level., , , , , , und . ISQED, Seite 460-467. IEEE, (2013)Evaluation of the temperature influence on SEU vulnerability of DICE and 6T-SRAM cells., , , und . DTIS, Seite 1-5. IEEE, (2018)Delay Fault Diagnosis in Sequential Circuits., , , , , , und . Asian Test Symposium, Seite 355-360. IEEE Computer Society, (2009)A study of path delay variations in the presence of uncorrelated power and ground supply noise., , , , , und . DDECS, Seite 189-194. IEEE Computer Society, (2011)On using a SPICE-like TSTAC™ eFlash model for design and test., , , , , , , , und . DDECS, Seite 359-364. IEEE Computer Society, (2011)Optimized march test flow for detecting memory faults in SRAM devices under bit line coupling., , , , , , und . DDECS, Seite 353-358. IEEE Computer Society, (2011)Resistive-Open Defects in Embedded-SRAM Core Cells: Analysis and March Test Solution., , , , , und . Asian Test Symposium, Seite 266-271. IEEE Computer Society, (2004)A Low-Cost Fault-Tolerant RISC-V Processor for Space Systems., , , , und . DTIS, Seite 1-5. IEEE, (2020)An effective ATPG flow for Gate Delay Faults., , , , , und . DTIS, Seite 1-6. IEEE, (2015)