( en | de | ru )

 

Disambiguierung von "Matsutani, Hiroki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Demonstration of a heterogeneous multi-core processor with 3-D inductive coupling links.

, , , , , , , , , , und . FPL, Seite 1. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hiroki Takahashi

Hiroki Kawamura

Hiroki Sumizawa

 

Weitere Publikationen von Autoren mit dem selben Namen

Destination Bundle: A Routing Table Reduction Technique for Distributed Routing on Dependable Networks-on-Chips., , und . PDPTA, Seite 1343-1349. CSREA Press, (2005)MultiMQC: A Multilevel Message Queuing Cache Combining In-NIC and In-Kernel Memories., , und . FPT, Seite 134-141. IEEE, (2018)An Overflow/Underflow-Free Fixed-Point Bit-Width Optimization Method for OS-ELM Digital Circuit., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 105-A (3): 437-447 (2022)A Low-Cost Neural ODE with Depthwise Separable Convolution for Edge Domain Adaptation on FPGAs., , , und . CoRR, (2021)Accelerating ODE-Based Neural Networks on Low-Cost FPGAs., und . CoRR, (2020)Introduction to the special session on "Interconnect enhances architecture: Evolution of wireless NoC from planar to 3D"., , , und . NOCS, Seite 174-175. IEEE, (2014)LaKe: The Power of In-Network Computing., , und . ReConFig, Seite 1-8. IEEE, (2018)Proxy Responses by FPGA-Based Switch for MapReduce Stragglers., , , und . IEICE Trans. Inf. Syst., 101-D (9): 2258-2268 (2018)A Hardware-Based Caching System on FPGA NIC for Blockchain., , , und . IEICE Trans. Inf. Syst., 101-D (5): 1350-1360 (2018)Low-Latency Low-Energy Memory-Cube Networks using Dual-Voltage Datapaths., , , , , , und . PDP, Seite 143-147. IEEE, (2021)