( en | de | ru )

 

Disambiguierung von "Kandemir, Mahmut T."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Athena: An Early-Fetch Architecture to Reduce on-Chip Page Walk Latencies.

, , , und . PACT, Seite 359-371. ACM, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Melih Kandemir

Judith Kandemir

Yasemin Kandemir

Bahadir Kandemir

Mahmut Günay

 

Weitere Publikationen von Autoren mit dem selben Namen

Using Task Recomputation During Application Mapping in Parallel Embedded Architectures., , und . CDES, Seite 29-35. CSREA Press, (2006)Energy-Aware Code Replication for Improving Reliability in Embedded Chip Multiprocessors., , , und . SoCC, Seite 77-78. IEEE, (2006)Instruction Scheduling for Low Power., , , , und . VLSI Signal Processing, 37 (1): 129-149 (2004)Reducing Energy Consumption in Chip Multiprocessors Using Workload Variations., , , , und . Ultra Low-Power Electronics and Design, Kluwer / Springer, (2004)Compilation for Distributed Memory Architectures., und . The Compiler Design Handbook, CRC Press, (2002)FUSE: Fusing STT-MRAM into GPUs to Alleviate Off-Chip Memory Access Overheads., , und . HPCA, Seite 426-439. IEEE, (2019)Adaptive prefetching for shared cache based chip multiprocessors., , und . DATE, Seite 773-778. IEEE, (2009)Performance aware secure code partitioning., , und . DATE, Seite 1122-1127. EDA Consortium, San Jose, CA, USA, (2007)Memory bank aware dynamic loop scheduling., , , und . DATE, Seite 1671-1676. EDA Consortium, San Jose, CA, USA, (2007)Using data replication to reduce communication energy on chip multiprocessors., , , und . ASP-DAC, Seite 769-772. ACM Press, (2005)