Autor der Publikation

A comparison of classical scheduling approaches in power-constrained block-test scheduling.

, , , und . ITC, Seite 882-891. IEEE Computer Society, (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploiting Parallelism in Double Path Adders' Structure for Increased Throughput of Floating Point Addition., , , , und . DSD, Seite 132-137. IEEE Computer Society, (2007)A combined tree growing technique for block-test scheduling under power constraints., , und . ISCAS (5), Seite 255-258. IEEE, (2001)Parity-based Concurrent Error-detection Architecture Applied to the IDEA NXT Crypto-algorithm., , und . SOFA (1), Volume 356 von Advances in Intelligent Systems and Computing, Seite 713-724. Springer, (2014)The Bubble Bit Technique as Improvement of HDL-Based Quantum Circuits Simulation., , und . Annual Simulation Symposium, Seite 217-224. IEEE Computer Society, (2005)Using Simulated Fault Injection for Fault Tolerance Assessment of Quantum Circuits., , , , und . Annual Simulation Symposium, Seite 213-220. IEEE Computer Society, (2007)Mixed Classical Scheduling Algorithms and Tree Growing Technique in Block-Test Scheduling under Power Constraints., , , und . IEEE International Workshop on Rapid System Prototyping, Seite 162-167. IEEE Computer Society, (2001)Intrusions Detection in Intelligent Agent-Based Non-traditional Grids., und . ICETC, Seite 116-121. IEEE Computer Society, (2009)Fault-Tolerant Memory Design and Partitioning Issues in Embryonics., , und . ICES, Volume 5216 von Lecture Notes in Computer Science, Seite 372-381. Springer, (2008)HMail: A hybrid mailing system based on the collaboration between traditional and Peer-to-Peer mailing architectures., , und . SACI, Seite 255-260. IEEE, (2012)A high-speed AES architecture implementation., , , und . Conf. Computing Frontiers, Seite 95-96. ACM, (2010)