( en | de | ru )

 

Disambiguierung von "Mandal, Pradip"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Improvement of power efficiency in switched capacitor DC-DC converter by shoot-through current elimination.

, , , und . ISLPED, Seite 81-86. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pradip Niyogi

Avradip Mandal

Soumyajit Mandal

Dipankar Mandal

Oliver Mandal

 

Weitere Publikationen von Autoren mit dem selben Namen

Spur reduction in frequency synthesizer with an array of switched capacitors., , und . I. J. Circuit Theory and Applications, 43 (12): 1815-1831 (2015)Technique for the reduction of output voltage ripple of switched capacitor-based DC??DC converters., und . IET Circuits Devices Syst., 5 (6): 442-450 (2011)Hybrid bidirectional transceiver for multipoint-to-multipoint signalling across on-chip global interconnects., , und . IET Circuits Devices Syst., 14 (6): 780-787 (2020)Switched-Capacitor Common-Mode Feedback-Based Fully Differential Operational Amplifiers and its Usage in Implementation of Integrators., und . J. Circuits Syst. Comput., 29 (14): 2050223:1-2050223:17 (2020)Improvement of Power Efficiency and output voltage Ripple of Embedded DC-DC converters with Three Step Down ratios., , und . Journal of Circuits, Systems, and Computers, (2012)Submanifolds of generalized \((k, )\) -space-forms., , und . Period. Math. Hung., 77 (2): 329-339 (2018)Iterative Performance Model Upgradation in Geometric Programming Based Analog Circuit Sizing for Improved Design Accuracy., und . VLSI Design, Seite 376-381. IEEE Computer Society, (2012)Current-mode echo cancellation for full-duplex chip-to-chip data communication., und . APCCAS, Seite 748-751. IEEE, (2010)A CAD methodology for automatic topology selection & sizing., und . SoCC, Seite 87-92. IEEE, (2011)CMOS op-amp sizing using a geometric programming formulation., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (1): 22-38 (2001)