( en | de | ru )

 

Disambiguierung von "Siozios, Kostas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fast Design Space Exploration Environment Applied on NoC's for 3D-Stacked MPSoC's.

, , , , , , und . ARCS Workshops, Seite 319-324. VDE Verlag, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kostas Buraselis

Kostas Michaelides

Kostas Papamantellos

Kostas Kanauka

Kostas Laskar

 

Weitere Publikationen von Autoren mit dem selben Namen

Architecture-Level Exploration of Alternative Interconnection Schemes Targeting 3D FPGAs: A Software-Supported Methodology., , und . Int. J. Reconfigurable Comput., (2008)A novel methodology for designing high-performance and low-energy FPGA routing architecture., , , und . FPGA, Seite 224. ACM, (2006)NAROUTO: An open-source framework for supporting architecture-level exploration at heterogeneous FPGAS., , und . ICECS, Seite 527-530. IEEE, (2010)A virtual platform for exploring hierarchical interconnection for many-accelerator systems., , , und . SAMOS, Seite 384-389. IEEE, (2015)Rapid prototyping and Design Space Exploration methodologies for many-accelerator systems., , , , und . FPL, Seite 1-2. IEEE, (2015)Automated Design Approximation to Overcome Circuit Aging., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (11): 4710-4721 (2021)Dynamic Memory Management in Vivado-HLS for Scalable Many-Accelerator Architectures., , , und . ARC, Volume 9040 von Lecture Notes in Computer Science, Seite 117-128. Springer, (2015)SPARTAN/SEXTANT/COMPASS: Advancing Space Rover Vision via Reconfigurable Platforms., , , , , , , , , und 3 andere Autor(en). ARC, Volume 9040 von Lecture Notes in Computer Science, Seite 475-486. Springer, (2015)Hardware-Aware Automated Neural Minimization for Printed Multilayer Perceptrons., , , , und . DATE, Seite 1-2. IEEE, (2023)AMDREL: a novel low-energy FPGA architecture and supporting CAD tool design flow., , , , , , , , , und 1 andere Autor(en). ASP-DAC, Seite 3-4. ACM Press, (2005)