( en | de | ru )

 

Disambiguierung von "Muresan, Valentin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Energy-Efficient Hardware Architecture for Variable N-point 1D DCT.

, , , , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 780-788. Springer, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Remus Muresan

Adrian Muresan

Gheorghe Muresan

Liana Maria Muresan

Nicoleta Mihaela Muresan

 

Weitere Publikationen von Autoren mit dem selben Namen

FPGA-Based Conformance Testing and System Prototyping of an MPEG-4 SA-DCT Hardware Accelerator., , , und . FPT, Seite 317-318. IEEE, (2005)Requirements of a real-time multiprocessor operating system for multimedia applications., , , , und . SACI, Seite 209-215. IEEE, (2011)A comparison of classical scheduling approaches in power-constrained block-test scheduling., , , und . ITC, Seite 882-891. IEEE Computer Society, (2000)The Left Edge Algorithm and the Tree Growing Technique in Block-Test Scheduling under Power Constraints., , , und . VTS, Seite 417-422. IEEE Computer Society, (2000)Greedy Tree Growing Heuristics on Block-Test Scheduling Under Power Constraints., , , und . J. Electron. Test., 20 (1): 61-78 (2004)Distribution-graph based approach and extended tree growing technique in power-constrained block-test scheduling., , , und . Asian Test Symposium, Seite 465-470. IEEE Computer Society, (2000)Mixed Classical Scheduling Algorithms and Tree Growing Technique in Block-Test Scheduling under Power Constraints., , , und . IEEE International Workshop on Rapid System Prototyping, Seite 162-167. IEEE Computer Society, (2001)Optimisation of Constant Matrix Multiplication Operation Hardware Using a Genetic Algorithm., , und . EvoWorkshops, Volume 3907 von Lecture Notes in Computer Science, Seite 296-307. Springer, (2006)An Efficient Hardware Architecture for a Neural Network Activation Function Generator., , , und . ISNN (2), Volume 3973 von Lecture Notes in Computer Science, Seite 1319-1327. Springer, (2006)Energy-Efficient Hardware Architecture for Variable N-point 1D DCT., , , , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 780-788. Springer, (2004)