Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Configurable, low-power design for inverse integer transform in H.264/AVC., , und . FIT, Seite 32. ACM, (2010)Machine Learning-Based Processor Adaptability Targeting Energy, Performance, and Reliability., , , , und . ISVLSI, Seite 158-163. IEEE, (2019)MNEMOSENE: Tile Architecture and Simulator for Memristor-based Computation-in-memory., , , , , , , , und . ACM J. Emerg. Technol. Comput. Syst., 18 (3): 44:1-44:24 (2022)A Low-Cost BRAM-Based Function Reuse for Configurable Soft-Core Processors in FPGAs., , , , , , und . ARC, Volume 10824 von Lecture Notes in Computer Science, Seite 499-510. Springer, (2018)A high-throughput, area-efficient hardware accelerator for adaptive deblocking filter in H.264/AVC., , , und . ESTIMedia, Seite 18-27. IEEE Computer Society, (2009)A Case for Genome Analysis Where Genomes Reside., , und . SAMOS, Volume 14385 von Lecture Notes in Computer Science, Seite 453-458. Springer, (2023)A just-in-time modulo scheduling for virtual coarse-grained reconfigurable architectures., , , , , und . ICSAMOS, Seite 188-195. IEEE, (2013)Systematic Customization of On-Chip Crossbar Interconnects., , , und . ARC, Volume 4419 von Lecture Notes in Computer Science, Seite 61-72. Springer, (2007)A run-time graph-based Polynomial Placement and routing algorithm for virtual FPGAS., , , , , und . FPL, Seite 1-8. IEEE, (2013)Customizing Reconfigurable On-Chip Crossbar Scheduler., , , und . ASAP, Seite 210-215. IEEE Computer Society, (2007)