( en | de | ru )

 

Disambiguierung von "Steven, Gordon B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Investigating the Limits of Fine-Grained Parallelism in a Statically Scheduled Superscalar Architecture.

, und . Euro-Par, Vol. II, Volume 1124 von Lecture Notes in Computer Science, Seite 779-788. Springer, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Steven B Jan

Artur Gordon

Leo Gordon

Walter Gordon

Gordon Krenz

 

Weitere Publikationen von Autoren mit dem selben Namen

Adding static data dependence collapsing to a high-performance instruction scheduler., , , und . J. Syst. Archit., 47 (8): 727-745 (2001)An explicitly declared delayed-branch mechanism for a superscalar architecture., und . Microprocess. Microprogramming, 40 (10-12): 677-680 (1994)Cached Two-Level Adaptive Branch Predictors with Multiple Stages., , und . ARCS, Volume 2299 von Lecture Notes in Computer Science, Seite 179-194. Springer, (2002)Investigating the Limits of Fine-Grained Parallelism in a Statically Scheduled Superscalar Architecture., und . Euro-Par, Vol. II, Volume 1124 von Lecture Notes in Computer Science, Seite 779-788. Springer, (1996)Static instruction scheduling for the HARP multiple-instruction-issue architecture., , , und . Microprocess. Microsystems, 17 (7): 415-424 (1993)A superscalar architecture to exploit instruction level parallelism., , , , und . Microprocess. Microsystems, 20 (7): 391-400 (1997)How useful are complex instructions? A case study using the M68000., und . Microprocessing and Microprogramming, 29 (4): 247-259 (1990)Applying Caching to Two-Level Adaptive Branch Prediction., , , und . DSD, Seite 186-193. IEEE Computer Society, (2001)Static Scheduling for Out-of-order Instruction Issue Processors., , und . ACAC, Seite 90-96. IEEE Computer Society, (2000)Two-level branch prediction using neural networks., , , , , und . J. Syst. Archit., 49 (12-15): 557-570 (2003)