( en | de | ru )

 

Disambiguierung von "Toda, Kenji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Evolvable-hardware-based Clock Timing Architecture towards GigaHz Digital Systems

, , , und . Proceedings of the Genetic and Evolutionary Computation Conference, 2, Seite 1204--1210. Orlando, Florida, USA, Morgan Kaufmann, (13-17 July 1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ekaterina Todadze

Kenji Kurata

Kenji Kurata

Kenji Kamino

Kenji Uemura

 

Weitere Publikationen von Autoren mit dem selben Namen

EM-3: A Lisp-Based Data-Driven Machine., , , und . FGCS, Seite 524-532. OHMSHA Ltd. Tokyo and North-Holland, (1984)An Evolvable-hardware-based Clock Timing Architecture towards GigaHz Digital Systems, , , und . Proceedings of the Genetic and Evolutionary Computation Conference, 2, Seite 1204--1210. Orlando, Florida, USA, Morgan Kaufmann, (13-17 July 1999)A priority forwarding scheme for real-time multistage interconnection networks., , , und . RTSS, Seite 208-217. IEEE Computer Society, (1992)Dynamic Load Balancing Using Network Transferable Computer., , , , und . ICDCS Workshops, Seite 51-57. IEEE Computer Society, (2005)A Method of Generating Highly Efficient String Matching Circuit for Intrusion Detection., , , und . FPL, Seite 1-4. IEEE, (2006)Real-Time Parallel Architecture for Sensor Funsion., , und . J. Parallel Distributed Comput., 15 (2): 143-152 (1992)A Secure Content Delivery System Based on a Partially Reconfigurable FPGA., , , und . IEICE Trans. Inf. Syst., 91-D (5): 1398-1407 (2008)The Gene Concept and its Implementation for a Dataflow Schemed Parallel Computer., , und . PARLE (1), Volume 365 von Lecture Notes in Computer Science, Seite 306-322. Springer, (1989)Parallel Multi-Context Architecture with High-Speed Synchronization Mechanism., , , , und . IPPS, Seite 336-343. IEEE Computer Society, (1991)Highly Efficient String Matching Circuit for IDS with FPGA., , , und . FCCM, Seite 285-286. IEEE Computer Society, (2006)