Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 65 nm single stage 28 fJ/cycle 0.12 to 1.2V level-shifter., und . ISCAS, Seite 990-993. IEEE, (2014)A < 1 pJ sub-VT cardiac event detector in 65 nm LL-HVT CMOS., , und . VLSI-SoC, Seite 253-258. IEEE, (2010)A 65-nm CMOS area optimized de-synchronization flow for sub-VT designs., , , , , und . VLSI-SoC, Seite 380-385. IEEE, (2013)An area efficient single-cycle xVDD sub-Vth on-chip boost scheme in 28 nm FD-SOI., , , , und . A-SSCC, Seite 229-232. IEEE, (2016)3.6 A 60pJ/b 300Mb/s 128×8 Massive MIMO precoder-detector in 28nm FD-SOI., , , und . ISSCC, Seite 60-61. IEEE, (2017)Algorithm and hardware aspects of pre-coding in massive MIMO systems., , , und . ACSSC, Seite 1144-1148. IEEE, (2015)Ultra-Low-Power Error Correction Circuits: Technology Scaling and Sub-VT Operation., und . IEEE Trans. Circuits Syst. II Express Briefs, 59-II (12): 913-917 (2012)Benchmarking of Standard-Cell Based Memories in the Sub- VT Domain in 65-nm CMOS Technology., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (2): 173-182 (2011)TamaRISC-CS: An ultra-low-power application-specific processor for compressed sensing., , , , , , und . VLSI-SoC, Seite 159-164. IEEE, (2012)A 500 fW/bit 14 fJ/bit-access 4kb standard-cell based sub-VT memory in 65nm CMOS., , , , , und . ESSCIRC, Seite 321-324. IEEE, (2012)