Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

On Error Injection for NoC Platforms: A UVM-Based Generic Verification Environment., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (5): 1137-1150 (2020)A narrative of UVM testbench environment for interconnection routers: A practical approach., , , , , , , und . IDT, Seite 98-103. IEEE, (2016)Efficient Methodology of Sampling UVM RAL During Simulation for SoC Functional Coverage., und . MTV, Seite 61-66. IEEE, (2018)A reusable verification environment for NoC platforms using UVM., , , , , , , und . EUROCON, Seite 239-242. IEEE, (2017)Coverage Closure Efficient UVM Based Generic Verification Architecture for Flash Memory Controllers., , und . MTV, Seite 30-34. IEEE Computer Society, (2016)RVNoC: A Framework for Generating RISC-V NoC-Based MPSoC., , , , , , , und . PDP, Seite 617-621. IEEE Computer Society, (2018)Memory controller architectures: A comparative study., , , und . IDT, Seite 1-6. IEEE, (2013)A Configurable RISC-V for NoC-Based MPSoCs: A Framework for Hardware Emulation., , , , und . NoCArc@MICRO, Seite 1-6. IEEE Computer Society, (2018)Emulation and verification framework for MPSoC based on NoC and RISC-V., , , , und . Des. Autom. Embed. Syst., 26 (3): 133-159 (Dezember 2022)Different Reference Models for UVM Environment to Speed Up the Verification Time., , , , , und . MTV, Seite 67-72. IEEE, (2018)