( en | de | ru )

 

Disambiguierung von "Reddy, Sudhakar M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Circuit Parameter Independent Test Pattern Generation for Interconnect Open Defects.

, , , , und . ATS, Seite 131-136. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sudhakar Peddireddi

Padhmanand Sudhakar

Edamakanti Chandrakanth Reddy

Malgi Prasad Reddy

Martin Reddy

 

Weitere Publikationen von Autoren mit dem selben Namen

On Multiple Path Propagating Tests for Path Delay Faults., und . ITC, Seite 393-402. IEEE Computer Society, (1991)COMPACTEST: A Method to Generate Compact Test Sets for Combinatorial Circuits., , und . ITC, Seite 194-203. IEEE Computer Society, (1991)Generating Compact Test Patterns for DC and AC Faults Using One ATPG Run., , und . ITC, Seite 1-10. IEEE, (2018)On the design of path delay fault testable combinational circuits., und . FTCS, Seite 374-381. IEEE Computer Society, (1990)Reducing the storage requirements of a test sequence by using a background vector., und . DATE, Seite 1237-1242. IEEE Computer Society, (2010)Vector-restoration-based static compaction using random initial omission., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (11): 1587-1592 (2004)On the Replacement of Scan Chain Inputs by Primary Input Vectors., und . ATS, Seite 175-182. IEEE, (2006)Built-In Test Sequence Generation for Synchronous Sequential Circuits Based on Loading and Expansion of Input Sequences Using Single and Multiple Fault Detection Times., und . IEEE Trans. Computers, 51 (4): 409-419 (2002)Testable Realizations for FET Stuck-Open Faults CMOS Combinational Logic Circuits., und . IEEE Trans. Computers, 35 (8): 742-754 (1986)A Multicode Single Transition-Time State Assignment for Asynchronous Sequential Machines., und . IEEE Trans. Computers, 27 (10): 927-934 (1978)