( en | de | ru )

 

Disambiguierung von "Reddy, Sudhakar M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Circuit Parameter Independent Test Pattern Generation for Interconnect Open Defects.

, , , , und . ATS, Seite 131-136. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sudhakar Peddireddi

Padhmanand Sudhakar

Edamakanti Chandrakanth Reddy

Malgi Prasad Reddy

Martin Reddy

 

Weitere Publikationen von Autoren mit dem selben Namen

Correcting Unidirectional Errors with Nonpositive Hopfield Networks., , und . ICNN, Seite 2933-2938. IEEE, (1995)Layout Resynthesis by Applying Design-for-manufacturability Guidelines to Avoid Low-coverage Areas of a Cell-based Design., , , , und . ACM Trans. Design Autom. Electr. Syst., 24 (4): 42:1-42:19 (2019)On Removing Redundancies from Synchronous Sequential Circuits with Synchronizing Sequences., und . IEEE Trans. Computers, 45 (1): 20-32 (1996)On Totally Self-Checking Checkers for Separable Codes., und . IEEE Trans. Computers, 26 (8): 737-744 (1977)On the Design of Pseudoexhaustive Testable PLA's., und . IEEE Trans. Computers, 37 (4): 468-472 (1988)Masking of Unknown Output Values during Output Response Compression byUsing Comparison Units., , und . IEEE Trans. Computers, 53 (1): 83-88 (2004)A Fault-Tolerant Communication Architecture for Distributed Systems., und . IEEE Trans. Computers, 31 (9): 863-870 (1982)On Finding a Minimal Functional Description of a Finite-State Machine for Test Generation for Adjacent Machines., und . IEEE Trans. Computers, 49 (1): 88-94 (2000)A Storage-Based Built-In Test Pattern Generation Method for Scan Circuits Based on Partitioning and Reduction of a Precomputed Test Set., und . IEEE Trans. Computers, 51 (11): 1282-1293 (2002)A Cone-Based Genetic Optimization Procedure for Test Generation and Its Application to n-Detections in Combinational Circuits., und . IEEE Trans. Computers, 48 (10): 1145-1152 (1999)