( en | de | ru )

 

Disambiguierung von "Kim, Yong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design and implementation of crawling algorithm to collect deep web information for web archiving.

, , , , und . Data Technol. Appl., 52 (2): 266-277 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yong-Ho Kim

Yong Koo Kim

Byung-Yong Kim

Yong-Gi Kim

Yong-Min Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

A Novel Approach for Modeling a Hybrid ARQ (Automatic Repeat Request) Based on the Hidden Markov Model., , und . IEICE Trans. Commun., 88-B (9): 3772-3775 (2005)Robust Disturbance Observer for Two-Inertia System., , , und . IEEE Trans. Ind. Electron., 60 (7): 2700-2710 (2013)A NETwork COding based Multicasting (NETCOM) over IEEE 802.11 Multi-hop., , und . VTC Spring, Seite 845-848. IEEE, (2007)A Multi-Layered Screening Method to Identify Plant Regulatory Genes., , , , , , , , , und . IEEE ACM Trans. Comput. Biol. Bioinform., 11 (2): 293-303 (2014)Editorial Message: Special Issue on Fuzzy System in Data Mining and Knowledge Discovery: Modelling and Application., , , , und . Int. J. Fuzzy Syst., 19 (4): 1157 (2017)MC Complexity Reduction for Generalized P and B Pictures in HEVC., , , und . IEEE Trans. Circuits Syst. Video Technol., 24 (10): 1723-1728 (2014)A 16-Gb, 18-Gb/s/pin GDDR6 DRAM With Per-Bit Trainable Single-Ended DFE and PLL-Less Clocking., , , , , , , , , und 29 andere Autor(en). IEEE J. Solid State Circuits, 54 (1): 197-209 (2019)Finding a better basis on binary representation through DNN-based epistasis estimation., und . GECCO Companion, Seite 229-230. ACM, (2020)Implementation of hybrid P2P networking distributed web crawler using AWS for smart work news big data., , , und . Peer-to-Peer Netw. Appl., 13 (2): 659-670 (2020)25.2 A 16Gb Sub-1V 7.14Gb/s/pin LPDDR5 SDRAM Applying a Mosaic Architecture with a Short-Feedback 1-Tap DFE, an FSS Bus with Low-Level Swing and an Adaptively Controlled Body Biasing in a 3rd-Generation 10nm DRAM., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 346-348. IEEE, (2021)