Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Critical hazard free test generation for asynchronous circuits., und . VTS, Seite 203-209. IEEE Computer Society, (1997)A new methodology for improved tester utilization., , , , , und . ITC, Seite 916-923. IEEE Computer Society, (2001)Modern Test Techniques: Tradeoffs, Synergies, and Scalable Benefits., , , und . J. Electron. Test., 19 (2): 125-135 (2003)A Behavioral Fault Simulator for Ideal., , , und . IEEE Des. Test Comput., 9 (4): 14-21 (1992)Packet-Based Input Test Data Compression Techniques., , und . ITC, Seite 154-163. IEEE Computer Society, (2002)A Tutorial on STDF Fail Datalog Standard., , , und . ITC, Seite 1-10. IEEE Computer Society, (2008)DFT for fast testing of self-timed control circuits., , und . Asian Test Symposium, Seite 382-386. IEEE Computer Society, (1995)Testing self-timed circuits using partial scan., und . ASYNC, Seite 160-169. IEEE Computer Society, (1995)FPGA-Based Embedded Tester with a P1687 Command, Control, and Observe-System., , , und . IEEE Des. Test, 30 (5): 6-14 (2013)Tackling test trade-offs from design, manufacturing to market using economic modeling., , , , und . ITC, Seite 1098-1107. IEEE Computer Society, (2001)