( en | de | ru )

 

Disambiguierung von "Inagi, Masato"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A performance-driven circuit bipartitioning algorithm for multi-FPGA implementation with time-multiplexed I/Os.

, , , und . FPT, Seite 361-364. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masato Ishizaki

Masato Ikuta

Daniele Masato

 

Weitere Publikationen von Autoren mit dem selben Namen

An efficient FPGA implementation of Mahalanobis distance-based outlier detection for streaming data., , , und . FPT, Seite 257-260. IEEE, (2016)A Multithreaded Parallel Global Routing Method with Overlapped Routing Regions., , , und . DSD, Seite 591-597. IEEE Computer Society, (2013)ILP-based optimization of time-multiplexed I/O assignment for multi-FPGA systems., , , und . ISCAS, Seite 1800-1803. IEEE, (2008)An Area Efficient Regular Expression Matching Engine Using Partial Reconfiguration for Quick Pattern Updating., , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2014)A performance-driven circuit bipartitioning algorithm for multi-FPGA implementation with time-multiplexed I/Os., , , und . FPT, Seite 361-364. IEEE, (2006)An Approximate Nearest Neighbor Search Algorithm Using Distance-Based Hashing., , , und . DEXA (2), Volume 11030 von Lecture Notes in Computer Science, Seite 203-213. Springer, (2018)Globally Optimal Time-multiplexing of Inter-FPGA Connections for Multi-FPGA Prototyping Systems., , und . IPSJ Trans. Syst. LSI Des. Methodol., (2010)Optimal Time-Multiplexing in Inter-FPGA Connections for Accelerating Multi-FPGA Prototyping Systems., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 91-A (12): 3539-3547 (2008)EDA Environment for Evaluating a New Switch-Block-Free Reconfigurable Architecture., , , , , und . ReConFig, Seite 448-454. IEEE Computer Society, (2011)An ILP-Based Optimal Circuit Mapping Method for PLDs., , , , , und . IPDPS Workshops, Seite 251-256. IEEE Computer Society, (2014)