( en | de | ru )

 

Disambiguierung von "Haniotakis, Themistoklis"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Design Technique for Energy Reduction in NORA CMOS Logic.

, , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 53-I (12): 2647-2655 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Themistoklis Tsiotikas

Themistoklis Mylonas

Themistoklis Adamopoulos

Themistoklis Posukidis

Themistoklis Dimopoulos

 

Weitere Publikationen von Autoren mit dem selben Namen

Identification of delay defects on embedded paths using one current sensor., , und . DTIS, Seite 1-4. IEEE, (2016)A Pipeline Architecture Incorporating a Low-Cost Error Detection and Correction Mechanism., , , und . ICECS, Seite 692-695. IEEE, (2006)A Methodology for Transistor-Efficient Supergate Design., und . IEEE Trans. Very Large Scale Integr. Syst., 15 (4): 488-492 (2007)A Data Capturing Method for Buses on Chip., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 57-I (7): 1631-1641 (2010)A Built In Test circuit for waveform classification at high frequencies., und . NATW, Seite 1-5. IEEE, (2020)A Design Technique for Energy Reduction in NORA CMOS Logic., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 53-I (12): 2647-2655 (2006)Reduced Test Application Time Based on Reachability Analysis., , und . ISQED, Seite 232-237. IEEE Computer Society, (2005)An enhanced approach to reduce test application time through limited shift operations in scan chains., , und . NATW, Seite 1-4. IEEE, (2017)Power efficient synchronous counter design., und . Comput. Electr. Eng., (2019)Reducing power, area, and delay of threshold logic gates considering non-integer weights., , und . ISCAS, Seite 1-4. IEEE, (2017)