( en | de | ru )

 

Disambiguierung von "Nath, Siddhartha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimizing VLSI Implementation with Reinforcement Learning - ICCAD Special Session Paper.

, , , , , , , und . ICCAD, Seite 1-6. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Siddhartha Chattopadhyay

Siddhartha Kargupta

Siddhartha Roy

Siddhartha Schwenzer

Siddhartha Chib

 

Weitere Publikationen von Autoren mit dem selben Namen

Redefining the Role of the CPU in the Era of CPU-GPU Integration., , , , und . IEEE Micro, 32 (6): 4-16 (2012)BufFormer: A Generative ML Framework for Scalable Buffering., , , , und . ASP-DAC, Seite 264-270. ACM, (2023)Machine Learning-Enabled High-Frequency Low-Power Digital Design Implementation At Advanced Process Nodes., und . ISPD, Seite 83-90. ACM, (2021)Generative self-supervised learning for gate sizing: invited., , , , , und . DAC, Seite 1331-1334. ACM, (2022)Incremental multiple-scan chain ordering for ECO flip-flop insertion., , und . ICCAD, Seite 705-712. IEEE, (2013)Optimal reliability-constrained overdrive frequency selection in multicore systems., und . ISQED, Seite 300-308. IEEE, (2014)RL-Sizer: VLSI Gate Sizing for Timing Optimization using Deep Reinforcement Learning., , , und . DAC, Seite 733-738. IEEE, (2021)TransSizer: A Novel Transformer-Based Fast Gate Sizer., , , , , und . ICCAD, Seite 74:1-74:9. ACM, (2022)A Fast Learning-Driven Signoff Power Optimization Framework., , , und . ICCAD, Seite 161:1-161:9. IEEE, (2020)Enhanced metamodeling techniques for high-dimensional IC design estimation problems., , und . DATE, Seite 1861-1866. EDA Consortium San Jose, CA, USA / ACM DL, (2013)