( en | de | ru )

 

Disambiguierung von "Ramacher, Ulrich"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Zur Konstruktion künstlicher Gehirne

, und (Hrsg.) Springer-Verlag, Berlin Heidelberg, (2009)
DOI: 10.1007/978-3-642-00191-8

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ulrich Ramacher

Pablo Ramacher

René Ramacher

René Ramacher

Ludwig Josef Ramacher

 

Weitere Publikationen von Autoren mit dem selben Namen

A 100-GOPS Programmable Processor for Vehicle Vision Systems., , , , , , und . IEEE Des. Test Comput., 20 (1): 8-16 (2003)Roundtable: Envisioning the Future for Multiprocessor SoC., , , , , , , und . IEEE Des. Test Comput., 24 (2): 174-183 (2007)Correlation-based feature detection using pulsed neural networks., und . NNSP, Seite 479-488. IEEE, (2003)Embedded vision platform for video surveillance systems., , , , , und . Electronic Imaging: Image and Video Communications and Processing, Volume 5685 von SPIE Proceedings, SPIE, (2005)A low-power memory hierarchy for a fully programmable baseband processor., , und . WMPI, Seite 102-106. ACM, (2004)Challenges and prospects of SDR for mobile phones.. ICCD, Seite 215. IEEE, (2007)SYNAPSE - A Neurocomputer that Synthesizes Neural Algorithms on a Parallel Systolic Engine.. J. Parallel Distributed Comput., 14 (3): 306-318 (1992)Evaluation and Comparison of Selected WSI Reconfiguration Architectures in Terms of Yield and Yield per Area., , und . Fehlertolerierende Rechensysteme, Volume 214 von Informatik-Fachberichte, Seite 74-84. Springer, (1989)Fine-grain system architectures for systolic emulation of neural algorithms., und . ASAP, Seite 554-566. IEEE, (1990)A programmable platform for software-defined radio., , , und . SoC, IEEE, (2003)