( en | de | ru )

 

Disambiguierung von "Ainspan, Herschel A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
TCAD structure synthesis and capacitance extraction of a voltage-controlled oscillator using automated layout-to-device synthesis methodology.

, , , , , , und . CICC, Seite 1-4. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas Herschel

Olga Herschel

Wilhelm Herschel

Knut Herschel

Daniela Herschel

 

Weitere Publikationen von Autoren mit dem selben Namen

An 8x 10-Gb/s Source-Synchronous I/O System Based on High-Density Silicon Carrier Interconnects., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 47 (4): 884-896 (2012)A 6.4-Gb/s CMOS SerDes core with feed-forward and decision-feedback equalization., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 40 (12): 2633-2645 (2005)An 11 GHz 3-V SiGe voltage controlled oscillator with integrated resonator., , , , , , , und . IEEE J. Solid State Circuits, 32 (9): 1451-1454 (1997)RF circuit design aspects of spiral inductors on silicon., , , , und . IEEE J. Solid State Circuits, 33 (12): 2028-2034 (1998)A 1.8-pJ/bit 16×16-Gb/s source synchronous parallel interface in 32nm SOI CMOS with receiver redundancy for link recalibration., , , , , , , , und . CICC, Seite 1-4. IEEE, (2015)A 5.2 GHz 3.3 V I/Q SiGe RF transceiver., , und . CICC, Seite 217-220. IEEE, (1999)FEC-Free 60-Gb/s Silicon Photonic Link Using SiGe-Driver ICs Hybrid-Integrated with Photonics-Enabled CMOS., , , , , , , , , und 1 andere Autor(en). OFC, Seite 1-3. IEEE, (2018)Bang-bang digital PLLs at 11 and 20GHz with sub-200fs integrated jitter for high-speed serial communication applications., , , , , , und . ISSCC, Seite 94-95. IEEE, (2009)Performance of fiber-optic data links using 670-nm cw VCSELs and a monolithic Si photodetector and CMOS preamplifier., , , und . IBM J. Res. Dev., 39 (1-2): 63-72 (1995)Errata Erratum to Ä 128-Gb/s 1.3-pJ/b PAM-4 Transmitter With Reconfigurable 3-Tap FFE in 14-nm CMOS"., , , , , , und . IEEE J. Solid State Circuits, 55 (4): 1124 (2020)