Autor der Publikation

Static test compaction for IDDQ testing of bridging faults in sequential circuits.

, , , und . Syst. Comput. Jpn., 31 (11): 41-50 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Removal of Redundancy in Logic Circuits under Classification of Undetectable Faults., , und . FTCS, Seite 263-270. IEEE Computer Society, (1992)A Novel ATPG Method for Capture Power Reduction during Scan Testing., , , , , , und . IEICE Trans. Inf. Syst., 90-D (9): 1398-1405 (2007)SAT-Based Test Generation for Open Faults Using Fault Excitation Caused by Effect of Adjacent Lines., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 96-A (12): 2561-2567 (2013)Cascade Realization of 3-Input 3-Output Conservative Logic Circuits., und . IEEE Trans. Computers, 27 (3): 214-221 (1978)Realization of Minimum Circuits with Two-Input Conservative Logic Elements., und . IEEE Trans. Computers, 27 (8): 749-752 (1978)Design of High-Level Test Language for Digital LSI., , und . ITC, Seite 508-513. IEEE Computer Society, (1983)Extended selection of switching target faults in CONT algorithm for test generation., und . J. Electron. Test., 1 (3): 183-189 (1990)Design of testing circuit and test generation for built-in current testing., , und . Syst. Comput. Jpn., 24 (5): 73-82 (1993)Low-capture-power test generation for scan-based at-speed testing., , , , , , und . ITC, Seite 10. IEEE Computer Society, (2005)Channel Width Test Data Compression under a Limited Number of Test Inputs and Outputs., , , und . VLSI Design, Seite 329-334. IEEE Computer Society, (2003)