( en | de | ru )

 

Disambiguierung von "Gupta, Sandeep K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A New Framework for Designing and Analyzing BIST Techniques and Zero Aliasing Compression.

, und . IEEE Trans. Computers, 40 (6): 743-763 (1991)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sandeep Gupta

Varun K Gupta

Sandeep Sadanandan

Sandeep Kumar

Sandeep Nambiar

 

Weitere Publikationen von Autoren mit dem selben Namen

Aliasing Probability for Multiple Input Signature Analyzer., , und . IEEE Trans. Computers, 39 (4): 586-591 (1990)An Efficient Data-Distribution Mechanism in a Processor-In-Memory (PIM) Architecture Applied to Motion Estimation., , und . IEEE Trans. Computers, 57 (3): 375-388 (2008)BIST Test Pattern Generators for Two-Pattern Testing-Theory and Design Algorithms., und . IEEE Trans. Computers, 45 (3): 257-269 (1996)Estimation of BIST Resources During High-Level Synthesis., , und . J. Electron. Test., 13 (3): 221-237 (1998)Defect and Error Tolerance in the Presence of Massive Numbers of Defects., , und . IEEE Des. Test Comput., 21 (3): 216-227 (2004)Benefits of a SoC-Specific Test Methodology., , und . IEEE Des. Test Comput., 20 (3): 68-77 (2003)Improving the Practical Space and Time Efficiency of the Shortest-Paths Approach to Sum-of-Pairs Multiple Sequence Alignment., , und . J. Comput. Biol., 2 (3): 459-472 (1995)Delay Fault Testing: How Robust are Our Models?, , , , und . VTS, Seite 502-503. IEEE Computer Society, (1996)High Quality Robust Tests for Path Delay Faults., , und . VTS, Seite 88-93. IEEE Computer Society, (1997)Weighted random robust path delay testing of synthesized multilevel circuits., und . VTS, Seite 291-297. IEEE Computer Society, (1994)