( en | de | ru )

 

Disambiguierung von "Koike, Hanpei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
HyperDEBU: A Multiwindow Debugger for Parallel Logic Programs.

, , und . Programming Environments for Parallel Computing, Volume A-11 von IFIP Transactions, Seite 87-105. North-Holland, (1992)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ursula Koike-Good

 

Weitere Publikationen von Autoren mit dem selben Namen

FPGAs with multidimensional mesh topology., , und . FPGA, Seite 223. ACM, (2006)Preliminary Evaluation of Flex Power FPGA: A Power Reconfigurable Architecture with Fine Granularity., , , , , , und . IEICE Trans. Inf. Syst., 87-D (8): 2004-2010 (2004)Standard cell implementation of buskeeper PUF with symmetric inverters and neighboring cells for passing randomness tests., , und . GCCE, Seite 550-551. IEEE, (2015)Fast Speculative Search Engine on the Highly Parallel Computer EM-X., , , , und . SIGIR, Seite 390. ACM, (1998)A Fleng Compiler for PIE64., , , und . IFIP PACT, Volume A-50 von IFIP Transactions, Seite 257-266. North-Holland, (1994)Fast Execution Mechanisms of Parallel Inference Engine PIE: PIEpelined Goal Rewriting and Goal Multicasting., und . LP, Volume 264 von Lecture Notes in Computer Science, Seite 159-169. Springer, (1986)Optimization of the Body Bias Voltage Set (BBVS) for Flex Power FPGA., , , , , , und . IEICE Trans. Inf. Syst., 90-D (12): 1947-1955 (2007)A 0.7-V Opamp in Scaled Low-Standby-Power FinFET Technology., , , , , , , , , und 2 andere Autor(en). IEICE Trans. Electron., 95-C (4): 686-695 (2012)A Cryogenic CMOS Current Integrator and Correlation Double Sampling Circuit for Spin Qubit Readout., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (12): 5220-5228 (Dezember 2023)UNIRED II: The High Performance Inference Processor for the Parallel Inference Machine PIE64., , und . FGCS, Seite 715-722. IOS Press, (1992)