( en | de | ru )

 

Disambiguierung von "Reddy, Sudhakar M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Functional and partially-functional skewed-load tests.

, und . ASP-DAC, Seite 505-510. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sudhakar Peddireddi

Padhmanand Sudhakar

Edamakanti Chandrakanth Reddy

Malgi Prasad Reddy

Martin Reddy

 

Weitere Publikationen von Autoren mit dem selben Namen

A Fast Optimal Robust Path Delay Fault Testable Adder., , , und . ED&TC, Seite 491-499. IEEE Computer Society, (1996)On Test Generation for Interconnected Finite-State Machines - The Output Sequence Justification Problem., und . ED&TC, Seite 380-387. IEEE Computer Society, (1996)Universal delay test sets for logic networks., , und . IEEE Trans. Very Large Scale Integr. Syst., 7 (2): 156-166 (1999)A Construction for Convolutional Codes Using Block Codes, und . Inf. Control., 12 (1): 55-70 (Januar 1968)A Decoding Algorithm for Some Convolutional Codes Constructed from Block Codes, und . Inf. Control., 13 (5): 492-507 (November 1968)Guaranteed convergence in a class of Hopfield networks., , und . IEEE Trans. Neural Networks, 3 (6): 951-961 (1992)Layout Resynthesis by Applying Design-for-manufacturability Guidelines to Avoid Low-coverage Areas of a Cell-based Design., , , , und . ACM Trans. Design Autom. Electr. Syst., 24 (4): 42:1-42:19 (2019)Correcting Unidirectional Errors with Nonpositive Hopfield Networks., , und . ICNN, Seite 2933-2938. IEEE, (1995)Embedded Totally Self-Checking Checkers: A Practical Design., und . IEEE Des. Test Comput., 7 (4): 5-12 (1990)Augmented Shuffle-Exchange Multistage Interconnection Networks., und . Computer, 20 (6): 30-40 (1987)