Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A High-Performance Triple Patterning Layout Decomposer with Balanced Density., , , , , und . CoRR, (2014)EPIC: Efficient prediction of IC manufacturing hotspots with a unified meta-classification formulation., , , und . CoRR, (2014)Cross-layer Optimization for High Speed Adders: A Pareto Driven Machine Learning Approach., , , , und . CoRR, (2018)A learning bridge from architectural synthesis to physical design for exploring power efficient high-performance adders., , , und . ISLPED, Seite 1-6. IEEE, (2017)Methodology for Standard Cell Compliance and Detailed Placement for Triple Patterning Lithography., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 34 (5): 726-739 (2015)Adaptive 3D-IC TSV Fault Tolerance Structure Generation., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (5): 949-960 (2019)MrDP: Multiple-Row Detailed Placement of Heterogeneous-Sized Cells for Advanced Nodes., , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (6): 1237-1250 (2018)Tensor Low-Rank Reconstruction for Semantic Segmentation., , , , , , und . ECCV (17), Volume 12362 von Lecture Notes in Computer Science, Seite 52-69. Springer, (2020)Deep Learning-Driven Simultaneous Layout Decomposition and Mask Optimization., , , , , und . DAC, Seite 1-6. IEEE, (2020)A high-performance triple patterning layout decomposer with balanced density., , , , , und . ICCAD, Seite 163-169. IEEE, (2013)