Autor der Publikation

Total Energy Minimization of Real-Time Tasks in an On-Chip Multiprocessor Using Dynamic Voltage Scaling Efficiency Metric.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (11): 2088-2092 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Delay Test Architecture for TSV With Resistive Open Defects in 3-D Stacked Memories., , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (11): 2380-2387 (2014)Interleaving Test Algorithm for Subthreshold Leakage-Current Defects in DRAM Considering the Equal Bit Line Stress., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (4): 803-812 (2014)An Effective Programmable Memory BIST for Embedded Memory., , , und . IEICE Trans. Inf. Syst., 92-D (12): 2508-2511 (2009)A New Built-in Self Test Scheme for Phase-Locked Loops Using Internal Digital Signals., , , und . IEICE Trans. Electron., 91-C (10): 1713-1716 (2008)A New Analog-to-Digital Converter BIST Considering a Transient Zone., , , , und . IEICE Trans. Electron., 90-C (11): 2161-2163 (2007)An Effective Built-In Self-Test for Chargepump PLL., , , , und . IEICE Trans. Electron., 88-C (8): 1731-1733 (2005)A Novel Massively Parallel Testing Method Using Multi-Root for High Reliability., , und . IEEE Trans. Reliab., 64 (1): 486-496 (2015)Test data reduction method based on berlekamp-massey algorithm., , , und . ISOCC, Seite 123-124. IEEE, (2017)Broadcast scan compression based on deterministic pattern generation algorithm., , , und . ISQED, Seite 449-453. IEEE, (2017)A Secure Scan Architecture Protecting Scan Test and Scan Dump Using Skew-Based Lock and Key., , und . IEEE Access, (2021)