Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low Power Design for ASIC Cores., , , und . VLSI Design, 12 (3): 317-331 (2001)Large-signal two-terminal device model for nanoelectronic circuit analysis., , und . IEEE Trans. Very Large Scale Integr. Syst., 12 (11): 1201-1208 (2004)Interconnect Lifetime Prediction for Reliability-Aware Systems., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (2): 159-172 (2007)FlashPower: A detailed power model for NAND flash memory., , und . DATE, Seite 502-507. IEEE Computer Society, (2010)Improving SRAM Vmin and yield by using variation-aware BTI stress., , , , , und . CICC, Seite 1-4. IEEE, (2010)A Case for Thermal-Aware Floorplanning at the Microarchitectural Level., , , und . J. Instruction-Level Parallelism, (2005)Non-Manhattan maze routing., , und . SBCCI, Seite 260-265. ACM, (2004)Accurate, Pre-RTL Temperature-Aware Design Using a Parameterized, Geometric Thermal Model., , , , und . IEEE Trans. Computers, 57 (9): 1277-1288 (2008)Tolerating the Consequences of Multiple EM-Induced C4 Bump Failures., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (6): 2335-2344 (2016)Low-power encodings for global communication in CMOS VLSI., und . IEEE Trans. Very Large Scale Integr. Syst., 5 (4): 444-455 (1997)