( en | de | ru )

 

Disambiguierung von "Fick, David"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Centip3De: a many-core prototype exploring 3D integration and near-threshold computing.

, , , , , , , , , , , , , , und . Commun. ACM, 56 (11): 97-104 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Luise Fick

Hans Fick

Klaus Fick

Helmuth Fick

Inge Fick

 

Weitere Publikationen von Autoren mit dem selben Namen

Assessing the performance limits of parallelized near-threshold computing., , , , , , und . DAC, Seite 1147-1152. ACM, (2012)Reconfigurable Multicore Server Processors for Low Power Operation., , , , und . SAMOS, Volume 5657 von Lecture Notes in Computer Science, Seite 247-254. Springer, (2009)A highly resilient routing algorithm for fault-tolerant NoCs., , , , , und . DATE, Seite 21-26. IEEE, (2009)A 346 µm 2 VCO-Based, Reference-Free, Self-Timed Sensor Interface for Cubic-Millimeter Sensor Nodes in 28 nm CMOS., , , , und . IEEE J. Solid State Circuits, 49 (11): 2462-2473 (2014)Centip3De: A 64-core, 3D stacked, near-threshold system., , , , , , , , , und 5 andere Autor(en). Hot Chips Symposium, Seite 1-30. IEEE, (2012)Limits of Parallelism and Boosting in Dim Silicon., , , , , , und . IEEE Micro, 33 (5): 30-37 (2013)Bubble Razor: An architecture-independent approach to timing-error detection and correction., , , , , , und . ISSCC, Seite 488-490. IEEE, (2012)Centip3De: A Cluster-Based NTC Architecture With 64 ARM Cortex-M3 Cores in 3D Stacked 130 nm CMOS., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 48 (1): 104-117 (2013)Bubble Razor: Eliminating Timing Margins in an ARM Cortex-M3 Processor in 45 nm CMOS Using Architecturally Independent Error Detection and Correction., , , , , , und . IEEE J. Solid State Circuits, 48 (1): 66-81 (2013)Razor-lite: A side-channel error-detection register for timing-margin recovery in 45nm SOI CMOS., , , , , und . ISSCC, Seite 264-265. IEEE, (2013)