Autor der Publikation

A Synthesis Method to Alleviate Over-Testing of Delay Faults Based on RTL Don't Care Path Identification.

, , , und . VTS, Seite 71-76. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hybrid test application in hybrid delay scan design., , , und . European Test Symposium, Seite 247. IEEE Computer Society, (2010)A study of thermal sensation with visuo-thermal projection interfaces., , und . GCCE, Seite 118-119. IEEE, (2013)An FPGA-based fail-soft system with adaptive reconfiguration., , , , und . IOLTS, Seite 127-132. IEEE Computer Society, (2010)A Practical Approach to Threshold Test Generation for Error Tolerant Circuits., , , und . Asian Test Symposium, Seite 171-176. IEEE Computer Society, (2009)False Path Identification using RTL Information and Its Application to Over-testing Reduction for Delay Faults., , und . ATS, Seite 65-68. IEEE, (2007)A binding algorithm in high-level synthesis for path delay testability.. ASP-DAC, Seite 546-551. IEEE, (2013)Design for Testability Based on Single-Port-Change Delay Testing for Data Paths., , , und . Asian Test Symposium, Seite 254-259. IEEE Computer Society, (2005)A Fast Threshold Test Generation Algorithm Based on 5-Valued Logic., , , und . DELTA, Seite 345-349. IEEE Computer Society, (2010)A Synthesis Method to Alleviate Over-Testing of Delay Faults Based on RTL Don't Care Path Identification., , , und . VTS, Seite 71-76. IEEE Computer Society, (2009)A Practical Threshold Test Generation for Error Tolerant Application., , , und . IEICE Trans. Inf. Syst., 93-D (10): 2776-2782 (2010)