Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Shared Pattern History Tables in Multicomponent Branch Predictors With a Dealiasing Cache., , , und . IEEE Embed. Syst. Lett., 12 (3): 95-98 (2020)Using Criticality of GPU Accesses in Memory Management for CPU-GPU Heterogeneous Multi-Core Processors., und . ACM Trans. Embed. Comput. Syst., 16 (5s): 133:1-133:23 (2017)Cache Coherence Protocol Design for Active Memory Systems., , und . PDPTA, Seite 83-89. CSREA Press, (2002)Implementing a parallel matrix factorization library on the cell broadband engine., , und . Sci. Program., 17 (1-2): 3-29 (2009)Exploiting Dynamic Reuse Probability to Manage Shared Last-level Caches in CPU-GPU Heterogeneous Processors., und . ICS, Seite 3:1-3:14. ACM, (2016)Integrating Memory Compression and Decompression with Coherence Protocols in Distributed Shared Memory Multiprocessors., und . ICPP, Seite 4. IEEE Computer Society, (2007)Zero Inclusion Victim: Isolating Core Caches from Inclusive Last-level Cache Evictions.. ISCA, Seite 71-84. IEEE, (2021)Pseudo-LIFO: the foundation of a new family of replacement policies for last-level caches.. MICRO, Seite 401-412. ACM, (2009)Performance Evaluation of Concurrent Lock-free Data Structures on GPUs., und . ICPADS, Seite 53-60. IEEE Computer Society, (2012)Long-latency branches: how much do they matter?, , und . SIGARCH Comput. Archit. News, 34 (3): 9-15 (2006)