( en | de | ru )

 

Disambiguierung von "Suh, G. Edward"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accelerating Path Planning for Autonomous Driving with Hardware-Assisted Memorization.

, und . ASAP, Seite 126-130. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mark Suh

Yongjoon Suh

Sangwook Suh

Changho Suh

Jiyoung Suh

 

Weitere Publikationen von Autoren mit dem selben Namen

On the performance of averaged optimal routing., , und . CISS, Seite 1-6. IEEE, (2012)Systematic Security Assessment at an Early Processor Design Stage., , , und . TRUST, Volume 6740 von Lecture Notes in Computer Science, Seite 154-171. Springer, (2011)Using Information Flow to Design an ISA that Controls Timing Channels., , und . CSF, Seite 272-287. IEEE, (2019)Towards Fast, Adaptive, and Hardware-Assisted User-Space Scheduling., , , , , , , , und . CoRR, (2023)Execution time prediction for energy-efficient hardware accelerators., , und . MICRO, Seite 457-469. ACM, (2015)Verifiable Access Control for Augmented Reality Localization and Mapping., , , , , , und . CoRR, (2022)AEGIS: a single-chip secure processor.. Massachusetts Institute of Technology, Cambridge, MA, USA, (2005)ndltd.org (oai:dspace.mit.edu:1721.1/34469).GuardNN: Secure DNN Accelerator for Privacy-Preserving Deep Learning., , , und . CoRR, (2020)MgX: Near-Zero Overhead Memory Protection with an Application to Secure DNN Acceleration., , , und . CoRR, (2020)Information Flow Control in Machine Learning through Modular Model Architecture., , , , , , , , , und . CoRR, (2023)