( en | de | ru )

 

Disambiguierung von "Min, Sang Lyul"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cache-Conscious Limited Preemptive Scheduling.

, , , , und . Real Time Syst., 17 (2-3): 257-282 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sang-Min Park

Sang Min Yoon

Sang Gi Min

Sang-Min Park

Sang-Min Nam

 

Weitere Publikationen von Autoren mit dem selben Namen

Copycat: A High Precision Real Time NAND Simulator., , , und . CoRR, (2016)A Flexible Tradeoff Between Code Size and WCET Using a Dual Instruction Set Processor., , , und . SCOPES, Volume 3199 von Lecture Notes in Computer Science, Seite 244-258. Springer, (2004)A worst case timing analysis technique for instruction prefetch buffers., , und . Microprocess. Microprogramming, 40 (10-12): 681-684 (1994)An Accurate Worst Case Timing Analysis for RISC Processors., , , , , , , , , und . IEEE Trans. Software Eng., 21 (7): 593-604 (1995)Dynamic voltage scaling algorithm for fixed-priority real-time systems using work-demand analysis., , und . ISLPED, Seite 396-401. ACM, (2003)Performance Evaluation of Dynamic Voltage Scaling Algorithms for Hard Real-Time Systems., , , , und . J. Low Power Electron., 1 (3): 207-216 (2005)Analysis of Worst Case DMA Response Time in a Fixed-Priority Bus Arbitration Protocol., , , und . Real Time Syst., 23 (3): 209-238 (2002)Threaded Prefetching: A New Instruction Memory Hierarchy for Real-Time Systems., , , , und . Real Time Syst., 13 (1): 47-65 (1997)Cache-Conscious Limited Preemptive Scheduling., , , , und . Real Time Syst., 17 (2-3): 257-282 (1999)FMMU: a hardware-accelerated flash map management unit for scalable performance of flash-based SSDs., , und . DAC, Seite 115:1-115:6. ACM, (2018)