( en | de | ru )

 

Disambiguierung von "Roy, Kaushik"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
TOFU: Toward Obfuscated Federated Updates by Encoding Weight Updates Into Gradients From Proxy Data.

, , und . IEEE Access, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kaushik Bhaganagarapu

Kaushik Biswas

Kaushik Ravichandran

Kaushik Mitra

Kaushik Sengupta

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-power approximate convolution computing unit with domain-wall motion based "spin-memristor" for image processing applications., , und . DAC, Seite 21:1-21:6. ACM, (2016)Digital CMOS logic operation in the sub-threshold region., und . ACM Great Lakes Symposium on VLSI, Seite 107-112. ACM, (2000)A forward body-biased low-leakage SRAM cache: device and architecture considerations., , , und . ISLPED, Seite 6-9. ACM, (2003)Device optimization for ultra-low power digital sub-threshold operation., , und . ISLPED, Seite 96-101. ACM, (2004)Low-power DWT-based quasi-averaging algorithm and architecture for epileptic seizure detection., , , , und . ISLPED, Seite 301-306. ACM, (2010)Thermal analysis of 8-T SRAM for nano-scaled technologies., , und . ISLPED, Seite 123-128. ACM, (2008)Significance driven computation: a voltage-scalable, variation-aware, quality-tuning motion estimator., , und . ISLPED, Seite 195-200. ACM, (2009)Slope interconnect effort: gate-interconnect interdependentdelay model for CMOS logic gates., , und . ISLPED, Seite 387-390. ACM, (2007)Ultra-low power digital subthreshold logic circuits., und . ISLPED, Seite 94-96. ACM, (1999)Novel sizing algorithm for yield improvement under process variation in nanometer technology., , und . DAC, Seite 454-459. ACM, (2004)