( en | de | ru )

 

Disambiguierung von "Lee, Hsien-Hsin S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Noise-Direct: A Technique for Power Supply Noise Aware Floorplanning Using Microarchitecture Profiling.

, , , und . ASP-DAC, Seite 786-791. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Po-Hsien Lee

Simon S Lee

Wenjung Hsing

Chi-Wu Hsing

Linda Hsien

 

Weitere Publikationen von Autoren mit dem selben Namen

Pragmatic Integration of an SRAM Row Cache in Heterogeneous 3-D DRAM Architecture Using TSV., , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (1): 1-13 (2013)SimWare: A Holistic Warehouse-Scale Computer Simulator., und . Computer, 45 (9): 48-55 (2012)Multiobjective Microarchitectural Floorplanning for 2-D and 3-D ICs., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (1): 38-52 (2007)Chameleon: Virtualizing idle acceleration cores of a heterogeneous multicore processor for caching and prefetching., , , und . ACM Trans. Archit. Code Optim., 7 (1): 3:1-3:35 (2010)Profile-guided microarchitectural floor planning for deep submicron processor design., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (7): 1289-1300 (2006)Information Flow Control in Machine Learning through Modular Model Architecture., , , , , , , , , und . CoRR, (2023)Adaptive transaction scheduling for transactional memory systems., und . SPAA, Seite 169-178. ACM, (2008)Kicking the tires of software transactional memory: why the going gets tough., , , , , und . SPAA, Seite 265-274. ACM, (2008)Region-based caching: an energy-delay efficient memory architecture for embedded processors., und . CASES, Seite 120-127. ACM, (2000)An FPGA Approach to Quantifying Coherence Traffic Efficiency on Multiprocessor Systems., , und . FPL, Seite 47-53. IEEE, (2007)