( en | de | ru )

 

Disambiguierung von "Cai, Yici"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated Flow-Control Codesign Methodology for Flow-Based Microfluidic Biochips.

, , , , und . IEEE Des. Test, 32 (6): 60-68 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jian Cai

Yongjie Cai

Cai Berg

Lijun Cai

Xuediao Cai

 

Weitere Publikationen von Autoren mit dem selben Namen

Leakage power optimization for clock network using dual-Vth technology., , und . ISCAS, Seite 2769-2772. IEEE, (2008)A novel fine-grain track routing approach for routability and crosstalk optimization., , , , , und . ISQED, Seite 621-626. IEEE, (2011)A new splitting graph construction algorithm for SIAR router., , , und . ASICON, Seite 1-4. IEEE, (2013)Design-Rule-Aware Congestion Model with Explicit Modeling of Vias and Local Pin Access Paths., , und . J. Comput. Sci. Technol., 30 (3): 614-628 (2015)Priority-Based Routing Resource Assignment Considering Crosstalk., , , , und . J. Comput. Sci. Technol., 21 (6): 913-921 (2006)Evaluating a bounded slice-line grid assignment in O(nlogn) time., , , , , , und . ISCAS (4), Seite 708-711. IEEE, (2003)SIAR: splitting-graph-based interactive analog router., , , und . ACM Great Lakes Symposium on VLSI, Seite 367-370. ACM, (2011)A thermal-driven force-directed floorplanning algorithm for 3D ICs., , , und . CAD/Graphics, Seite 497-502. IEEE, (2009)SVM-Based Routability-Driven Chip-Level Design for Voltage-Aware Pin-Constrained EWOD Chips., , , , und . ISPD, Seite 49-56. ACM, (2015)Power driven placement with layout aware supply voltage assignment for voltage island generation in Dual-Vdd designs., , , und . ASP-DAC, Seite 582-587. IEEE, (2006)