,

A Test Vector Ordering Technique for Switching Activity Reduction During Test Operation.

, , , и .
Great Lakes Symposium on VLSI, стр. 24-. IEEE Computer Society, (1999)

Метаданные

тэги

Пользователи данного ресурса

  • @dblp

Комментарии и рецензии