( en | de | ru )

 

Disambiguierung von "Verma, Ajay Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Deep learning based network similarity for model selection.

, , und . Data Sci., 4 (2): 63-83 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ajay Kumar Perumal

Sushil Kumar Verma

Ajay Kumar Gupta

Ajay Kumar Poddar

Rajeev Kumar Verma

 

Weitere Publikationen von Autoren mit dem selben Namen

An optimistic and conservative register assignment heuristic for chordal graphs., , und . CASES, Seite 209-217. ACM, (2007)Architectural improvements for field programmable counter arrays: enabling efficient synthesis of fast compressor trees on FPGAs., , , , , , , und . FPGA, Seite 181-190. ACM, (2008)Challenges in Automatic Optimization of Arithmetic Circuits., , und . IEEE Symposium on Computer Arithmetic, Seite 213-218. IEEE Computer Society, (2009)Generating Distributed Query Processing Plans Using Genetic Algorithm., , und . DSDE, Seite 173-177. IEEE Computer Society, (2010)Variable Latency Speculative Addition: A New Paradigm for Arithmetic Circuit Design., , und . DATE, Seite 1250-1255. ACM, (2008)Deep learning based network similarity for model selection., , und . Data Sci., 4 (2): 63-83 (2021)Optimal polynomial-time interprocedural register allocation for high-level synthesis and ASIP design., , und . ICCAD, Seite 172-179. IEEE Computer Society, (2007)Improved use of the carry-save representation for the synthesis of complex arithmetic circuits., und . ICCAD, Seite 791-798. IEEE Computer Society / ACM, (2004)Combining algorithm exploration with instruction set design: a case study in elliptic curve cryptography., , , , und . DATE, Seite 218-223. European Design and Automation Association, Leuven, Belgium, (2006)Enhancing FPGA Performance for Arithmetic Circuits., , , und . DAC, Seite 334-337. IEEE, (2007)