( en | de | ru )

 

Disambiguierung von "Kim, Chulwoo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 247 µW 800 Mb/s/pin DLL-Based Data Self-Aligner for Through Silicon via (TSV) Interface.

, , , und . IEEE J. Solid State Circuits, 48 (3): 711-723 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Bongcheol Kim

Kim Gerber

Youngsang Kim

Ryong Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

An on-chip soft-start technique of current-mode DC-DC converter for biomedical applications., , , und . APCCAS, Seite 500-503. IEEE, (2010)A 7ps-Jitter 0.053mm2 Fast-Lock ADDLL with Wide-Range and High-Resolution All-Digital DCC., , , , , und . ISSCC, Seite 184-595. IEEE, (2007)A 7.5Gb/s referenceless transceiver for UHDTV with adaptive equalization and bandwidth scanning technique in 0.13µm CMOS process., , , , und . ASP-DAC, Seite 89-90. IEEE, (2013)Low Power Cache with Successive Tag Comparison Algorithm., , , und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 599-606. Springer, (2003)Survey and Analysis of Delay-Locked Loops Used in DRAM Interfaces., und . IEEE Trans. Very Large Scale Integr. Syst., 22 (4): 701-711 (2014)A Low-Jitter Open-Loop All-Digital Clock Generator With Two-Cycle Lock-Time., , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (10): 1461-1469 (2009)A 90.2% Peak Efficiency Multi-Input Single-Inductor Multi-Output Energy Harvesting Interface With Double-Conversion Rejection Technique and Buck-Based Dual-Conversion Mode., , , , , und . IEEE J. Solid State Circuits, 56 (3): 961-971 (2021)A 16-Gb/s NRZ Receiver With 0.0019-pJ/bit/dB 1-Tap Charge-Redistribution DFE., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (3): 904-908 (März 2023)A 32 Gb/s Rx only equalization transceiver with 1-tap speculative FIR and 2-tap direct IIR DFE., , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)A 1-mW Solar-Energy-Harvesting Circuit Using an Adaptive MPPT With a SAR and a Counter., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (6): 331-335 (2013)