( en | de | ru )

 

Disambiguierung von "Srinivasan, Viji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated Analysis of Power and Performance for Pipelined Microprocessors.

, , , , , , und . IEEE Trans. Computers, 53 (8): 1004-1016 (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

R Srinivasan

Sadagopan Srinivasan

Srinivasan Rajaraman

Srinivasan Seetharaman

Srinivasan Sridhar

 

Weitere Publikationen von Autoren mit dem selben Namen

A Prefetch Taxonomy., , und . IEEE Trans. Computers, 53 (2): 126-140 (2004)Pipeline spectroscopy., , , , und . SIGMETRICS, Seite 351-352. ACM, (2007)An analysis of the effects of miss clustering on the cost of a cache miss., , , , und . Conf. Computing Frontiers, Seite 3-12. ACM, (2007)Early-Stage Definition of LPX: A Low Power Issue-Execute Processor., , , , , , , , , und 6 andere Autor(en). PACS, Volume 2325 von Lecture Notes in Computer Science, Seite 1-17. Springer, (2002)Cache miss behavior: is it sqrt(2)?, , , und . Conf. Computing Frontiers, Seite 313-320. ACM, (2006)Towards a Communication Characterization Methodology for Parallel Applications., , , , und . HPCA, Seite 310-319. IEEE Computer Society, (1997)Branch History Guided Instruction Prefetching., , , , und . HPCA, Seite 291-300. IEEE Computer Society, (2001)Efficient scrub mechanisms for error-prone emerging memories., , , , , und . HPCA, Seite 15-26. IEEE Computer Society, (2012)Integrated Analysis of Power and Performance for Pipelined Microprocessors., , , , , , und . IEEE Trans. Computers, 53 (8): 1004-1016 (2004)Microarchitectural techniques for power gating of execution units., , , , , und . ISLPED, Seite 32-37. ACM, (2004)