( en | de | ru )

 

Disambiguierung von "Han, Yinhe"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Test data compression based on clustered random access scan.

, , , , , , , , und . ATS, Seite 231-236. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Johannes Han

Bing Han

Muxin Han

Luyang Han

Mei Han

 

Weitere Publikationen von Autoren mit dem selben Namen

Integrating Two Logics Into One Crossbar Array for Logic Gate Design., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 68 (8): 2987-2991 (2021)RISO: Enforce Noninterfered Performance With Relaxed Network-on-Chip Isolation in Many-Core Cloud Processors., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (12): 3053-3064 (2015)Embedded Test Decompressor to Reduce the Required Channels and Vector Memory of Tester for Complex Processor Circuit., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (5): 531-540 (2007)EcoUp: Towards Economical Datacenter Upgrading., , , und . IEEE Trans. Parallel Distributed Syst., 27 (7): 1968-1981 (2016)CTA: Hardware-Software Co-design for Compressed Token Attention Mechanism., , , und . HPCA, Seite 429-441. IEEE, (2023)Eliminating Iterations of Iterative Methods: Solving Large-Scale Sparse Linear System in O(1) with RRAM-based In-Memory Accelerator., , und . ACM Great Lakes Symposium on VLSI, Seite 71-76. ACM, (2021)Leveraging the core-level complementary effects of PVT variations to reduce timing emergencies in multi-core processors., , , und . ISCA, Seite 485-496. ACM, (2010)Theoretic analysis and enhanced X-tolerance of test response compact based on convolutional code., , , und . ASP-DAC, Seite 53-58. ACM Press, (2005)FlexFlow: A Flexible Dataflow Accelerator Architecture for Convolutional Neural Networks., , , , , und . HPCA, Seite 553-564. IEEE Computer Society, (2017)P^(2)CLRAF: An Pre- and Post-Silicon Cooperated Circuit Lifetime Reliability Analysis Framework., , , und . Asian Test Symposium, Seite 117-120. IEEE Computer Society, (2010)