( en | de | ru )

 

Disambiguierung von "Declercq, Michel J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A New Charge based Compact Model for Lateral Asymmetric MOSFET and its application to High Voltage MOSFET Modeling.

, , , , , und . VLSI Design, Seite 177-182. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Myriam Géraldine Declercq

Michel Georg Michel

Heinrich J J Mieschendahl

J J M Ramakers

Norbert J J Bock

 

Weitere Publikationen von Autoren mit dem selben Namen

Load Optimization of an Inductive Power Link for Remote Powering of Biomedical Implants., , , , , , und . ISCAS, Seite 533-536. IEEE, (2009)A high-efficiency CMOS voltage doubler., , und . IEEE J. Solid State Circuits, 33 (3): 410-416 (1998)A CMOS readout circuit for pico-ampere thin film pyroelectric array detectors., , , , und . CICC, Seite 395-398. IEEE, (2000)EUROPRACTICE and FUSE: the European Commission programmes for supporting education and technology transfer in microelectronics., und . MSE, Seite 83-84. IEEE Computer Society, (1997)A low-power CMOS super-regenerative receiver at 1 GHz., , und . CICC, Seite 167-170. IEEE, (2000)Performance/power tradeoffs in high-speed GaAs ADCs., , , und . ISCAS (2), Seite 322-325. IEEE, (1999)HSpeedEx: a high-speed extractor for substrate noise analysis in complex mixed signal SOC., , und . DAC, Seite 767-770. ACM, (2002)A 7.5mA 500 MHz UWB receiver based on super-regenerative principle., , und . ESSCIRC, Seite 382-385. IEEE, (2008)Compact Modeling of Suspended Gate FET., , , , , und . VLSI Design, Seite 119-124. IEEE Computer Society, (2008)A 640 mW high accuracy 8-bit 1 GHz flash ADC encoder., , und . ISCAS (2), Seite 420-423. IEEE, (1999)