( en | de | ru )

 

Disambiguierung von "Pirsch, Peter"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High Performance and Low Power Architectures: GPU vs. FPGA for Fast Factorized Backprojection.

, , , , und . CANDAR, Seite 351-357. IEEE Computer Society, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter Pirsch

Josef Pirsch

Said Pirsch

Tanja Elisabeth Peters

George Gershwins und Jerome Kerns Musicalsongs: ihre Ähnlichkeit, Wahrnehmung und musikalische Struktur. Uni Köln, (2008)

Andre Peters

Description and determination of soil hydraulic properties on the laboratory scale. TU Braunschweig, (2008)
 

Weitere Publikationen von Autoren mit dem selben Namen

Circuit Technique for VLSI Design of a Video Codec., , und . ICC (1), Seite 250-255. Elsevier, (1984)Von abstrakten Architekturtemplates zur hardwarenahen Architekturexploration., und . GI Jahrestagung (1), Volume P-67 von LNI, Seite 458. GI, (2005)Instruction merging to increase parallelism in VLIW architectures., , , , und . SoC, Seite 143-146. IEEE, (2009)Single board image processing unit for vehicle guidance., und . VLSI, Volume A-42 von IFIP Transactions, Seite 151-160. North-Holland, (1993)A multi DSP board for real time SAR processing using the HiPAR-DSP 16., , , , , und . IGARSS, Seite 2750-2752. IEEE, (2002)A multi-core SoC design for advanced image and video compression., , , , , , und . ICASSP (5), Seite 665-668. IEEE, (2005)Design of a DPCM codec for VLSI realization in CMOS technology.. Proc. IEEE, 73 (4): 592-598 (1985)A compact and flexible multi-DSP system for real-time SAR applications., , , , , , und . IGARSS, Seite 1657-1659. IEEE, (2003)Parallelization Strategies for Fast Factorized Backprojection SAR on Embedded Multi-Core Architectures, , , , und . International Conference on Microwave, Communications, Antennas and Electronic Systems, IEEE, (2017)Synthesis of Intermediate Memories needed for the Data Supply to Processor Arrays., , und . VLSI, Volume A-1 von IFIP Transactions, Seite 297-306. North-Holland, (1991)