( en | de | ru )

 

Disambiguierung von "Chan, Chi-Hang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.6V 13b 20MS/s Two-Step TDC-Assisted SAR ADC with PVT Tracking and Speed-Enhanced Techniques.

, , , und . ISSCC, Seite 66-68. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sze-Hang Chan

Chi-Ho Chan

Hang Si

Hang Xu

Hang Li

In vivo analysis of leukocyte transmigration through the blood vessel wall. Uni Münster, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

Bridging the P2P and WWW Divide with DISCOVIR - DIStributed COntent-based Visual Information Retrieval., , und . WWW (Posters), (2003)9.6 A 2.56mW 40MHz-Bandwidth 75dB-SNDR Partial-Interleaving SAR-Assisted NS Pipeline ADC With Background Inter-Stage Offset Calibration., , , und . ISSCC, Seite 164-166. IEEE, (2020)An 11b 900 MS/s time-interleaved sub-ranging pipelined-SAR ADC., , , und . ESSCIRC, Seite 211-214. IEEE, (2014)A 7.8-mW 5-b 5-GS/s Dual-Edges-Triggered Time-Based Flash ADC., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (8): 1966-1976 (2017)A 7-bit 2 GS/s Time-Interleaved SAR ADC With Timing Skew Calibration Based on Current Integrating Sampler., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (2): 557-568 (2021)A Single-Channel 70dB-SNDR 100MHz-BW 4th-Order Noise-Shaping Pipeline SAR ADC with Residue Amplifier Error Shaping., , , , , , und . ISSCC, Seite 178-179. IEEE, (2023)A 0.46pJ/bit Ultralow-Power Entropy-Preselection-Based Strong PUF with Worst-Case BER-6., , , und . A-SSCC, Seite 1-3. IEEE, (2021)Using Biased Support Vector Machine to Improve Retrieval Result in Image Retrieval with Self-organizing Map., und . ICONIP, Volume 3316 von Lecture Notes in Computer Science, Seite 714-719. Springer, (2004)A voltage feedback charge compensation technique for split DAC architecture in SAR ADCs., , , , , und . ISCAS, Seite 4061-4064. IEEE, (2010)A 28nm 314.6TLFOPS/W Reconfigurable Floating-Point Analog Compute-In-Memory Macro with Exponent Approximation and Two-Stage Sharing TD-ADC., , , , , , , , , und . CICC, Seite 1-2. IEEE, (2024)