Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7T-SRAM with data-write technique by capacitive coupling., , , , und . A-SSCC, Seite 1-4. IEEE, (2015)A scalable shield-bitline-overdrive technique for 1.3V Chain FeRAM., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 262-263. IEEE, (2010)An embedded DRAM technology for high-performance NAND flash memories., , , , , und . ISSCC, Seite 504-505. IEEE, (2011)A 7T-SRAM With Data-Write Technique by Capacitive Coupling., , , , und . IEEE J. Solid State Circuits, 54 (2): 596-605 (2019)Session 2 overview: High-bandwidth DRAM & PRAM: Memory subcommittee., und . ISSCC, Seite 36-37. IEEE, (2012)A 64Mb Chain FeRAM with Quad-BL Architecture and 200MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 459-466. IEEE, (2006)A 1.6GB/s DDR2 128Mb chain FeRAM with scalable octal bitline and sensing schemes., , , , , , , , , und 23 andere Autor(en). ISSCC, Seite 464-465. IEEE, (2009)A 64-Mb Chain FeRAM With Quad BL Architecture and 200 MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 18 (12): 1745-1752 (2010)Future system and memory architectures: Transformations by technology and applications., , und . ISSCC, Seite 530. IEEE, (2011)An Embedded DRAM Technology for High-Performance NAND Flash Memories., , , , , und . IEEE J. Solid State Circuits, 47 (2): 536-546 (2012)